1.1、 半导体封装技术:由传统向先进持续迭代 ...... 5
1.2、 后摩尔时代,先进封装已成为提升芯片性能的关键环节 ...... 6
1.3、 封装市场空间:国内先进封装渗透率低,行业发展带动产值快速提升 ...... 8
1.4、 先进封装竞争格局:OSAT 头部集中,IDM+Foundry 开拓新工艺 ...... 9
2.1.1、 凸块(Bumping):多种先进封装形式的基础工艺 .... 12
2.1.2、 重布线层(RDL):芯片电气延伸与互连的桥梁 ....... 14
2.1.3、 硅通孔(TSV):立体集成工艺的核心关键 ....... 15
2.1.4、 混合键合:缩小Bump pitch 间距,扩大互连带宽 .... 18
2.2.1、 倒装芯片(Flip Chip):简化引线键合,提升传输速度 .... 21
2.2.2、 晶圆级芯片封装(WLP):拓展I/O 接触点,提升连接密度同时降低生产成本 ....... 22
2.3.1、 2.5D/3D 封装:立体式堆叠,主要应用于高端集成度产品 ...... 25
2.3.2、 Chiplet 封装:模块化设计,构建高集成芯片 .... 28
3.1、 美国管制先进芯片及设备出口,先进封装本土化势在必行 .... 29
3.2、 AI、HPC、5G 和IoT 等应用,拉动先进封装需求 ...... 30
3.3、 国产中道设备具备市场竞争力,后道封装设备国产化率有望加速 .... 32
图1: 封测为半导体产业链后道环节 ....... 5
图2: 半导体封装技术发展历程图 ....... 6
图3: IC 制程节点升级,芯片设计成本大幅上升 ....... 7
图4: 5nm 逻辑工艺制程设备投资额约为28nm 的4 倍 .... 7
图5: 集成电路先进封装成为芯片性能提升的重要手段 .... 7
图6: 封装主要分为传统与先进封装技术 ....... 8
图7: 2022-2028 年Yole 预计全球封测市场规模CAGR 达7.1% ...... 8
图8: 2028 年Yole 预计全球先进封装市场规模达786 亿美元 ..... 8
图9: 据Yole 预计,2022 年开始全球先进封装营收占比逐年提升 ..... 9
图10: 据Yole 预计,2022-2028 年先进封装工艺中倒装(Flip-Chip)营收占比最高 ....... 9
图11: 据中国半导体行业协会预计,2022-2026 年中国封测市场增长CAGR2.1% ....... 9
图12: 据JW Insights 预计。2023 年中国大陆先进封装占比39%.... 9
图13: 2022 年封测代工厂主导先进封装市场规模 ....... 10
图14: 2022 年全球先进封装CR3 厂商规模占比约50% ..... 10
图15: 先进封装的I/O 间距越小,其连接密度越高 .... 10
图16: 各类型先进封装主要包含bumping、RDL、TSV 及键合等互连工艺 .... 11
图17: 凸块(bumping)工艺流程主要分为8 个步骤 ..... 13
图18: Bump 尺寸与间距随着技术提高,逐步缩小 ..... 14
图19: 重布线层(RDL)将I/O 重新分配到芯片边缘 .... 14
图20: 重布线层(RDL)关键工序流程主要由十个步骤组成 .... 15
图21: FAN IN 和FAN OUT 型RDL 工艺 ..... 15
图22: RDL 在台积电InFO_OS 技术中为核心关键 ..... 15
图23: TSV(硅通孔)工艺将多层平面进行堆叠互连 .... 16
图24: TSV 中介转接层加工工艺主要由12 个工艺流程组成 ..... 17
图25: 低深宽比TSV 图像传感器封装工艺主要包含十个工艺流程 ...... 17
图26: TSV 制造成本结构(Via-Middle 方案)中临时键合/解键合占比最高,为17% ....... 18
图27: TSV 制造成本构成(Via-Last 方案)中铜电镀占比最高,为18% .... 18
图28: 混合键合显著提升键合技术性能 ....... 18
图29: Hybrid Boding 工艺比传统焊接工艺步骤减少....... 19
图30: Hybrid Bonding 工艺在3D 封装中的应用 ...... 19
图31: 混合键合工艺中Wafer-to-wafer 工艺流程 ..... 20
图32: 混合键合工艺中Die-to-wafer 工艺流程 ..... 20
图33: 逻辑领域将增加约2 倍的键合工艺需求 .... 21
图34: 存储领域将需要更多的键合工艺步骤.... 21
图35: 逻辑、存储及应用处理器等新品将拉动混合键合设备市场需求(单位:台) .... 21
图36: 倒装相比传统封装节省引线键合步骤.... 22
图37: 倒装(Flip Chip)工艺流程主要分为6 个步骤 .... 22
图38: 晶圆级封装与传统封装工艺流程的差异 .... 23
图39: 扇入型和扇出型WLP 剖面对比 ..... 24
图40: 扇入型和扇出型WLP 底面对比 ..... 24
图41: 扇入型晶圆级芯片封装(Fan-In WLCSP)工序将锡球固定在芯片上 ....... 24
图42: 扇出型晶圆级芯片封装(Fan-Out WLCSP)工序将锡球延伸至芯片外 .... 25
图43: 3D 封装不采用硅中介层 ..... 26
图44: 3D 封装不包含中介层(Interposer) ..... 26
图45: CoWoS 工艺为2.5D 封装工艺 .... 26
图46: CoWoS 技术路径发展流程 ...... 27
图47: 英伟达H100 芯片对于CoWos 封装应用 ....... 28
图48: Chiplet 从封装角度简化芯片设计 ....... 28
图49: 美国对华半导体产业的限制持续升级.... 30
图50: 据Trend Force 预计,2022-2026 年全球AI 服务器销量CAGR 29% ..... 32
图51: 2022 年AI 服务器总需求量CR5 占比超70% ....... 32
图52: 晶圆制造中封装相关环节产业链 ....... 34
图53: 据灼识咨询预计,2020-2025 年全球封装设备市场规模CAGR 17% ..... 35
图54: 据灼识咨询预计,2025 年贴片机/引线机占全球封装设备市场份额超55% ...... 35
图55: 后道封装及检测产业链 ....... 36
表1: 国内大陆封测厂加速布局先进封装技术平台 ...... 11
表2: 不同类型凸块材料与互连方法有所不同...... 12
表3: TSV 技术主要分为Via-first 与Via-last 两种方案 ....... 16
表4: 混合键合在存储与逻辑应用领域均有技术突破 ...... 19
表5: CoWoS 细分为CoWoS-S、CoWoS-R 及CoWoS-L 三种类型 .... 27
表6: Chiplet 芯片相比于单片SoC 优势显著 .... 29
表7: 终端应用对先进封装的需求旺盛 ..... 31
表8: 先进封装关键工艺所需关键工艺设备...... 33
表9: 封装设备国产化率较低 ..... 35
表10: 国内封测厂商相关估值表 ....... 36
表11: 国内封测设备厂商相关估值表(收盘价截至日期为2024 年1 月17 日) .... 36
每年为数千个企事业和个人提供专业化服务;量身定制你需要的行业分析的资料和报告
相信我们!企业客户遍及全球,提供政府部门、生产制造企业、物流企业、快消品行业专业化咨询服务;个人客户可以提供各类经济管理资料、商业计划、PPT、MBA/EMBA论文指导等。
点此填写您的需求可以QQ联系我们:896161733;也可以电话:18121118831